{"id":16667,"date":"2024-10-14T10:00:07","date_gmt":"2024-10-14T08:00:07","guid":{"rendered":"https:\/\/www.kernkonzept.com\/?post_type=press&p=16667"},"modified":"2024-10-14T10:07:55","modified_gmt":"2024-10-14T08:07:55","slug":"lauterbach-and-kernkonzept-enable-development-of-virtualized-risc-v-systems","status":"publish","type":"press","link":"https:\/\/www.kernkonzept.com\/de\/press\/lauterbach-and-kernkonzept-enable-development-of-virtualized-risc-v-systems\/","title":{"rendered":"Lauterbach und Kernkonzept erm\u00f6glichen Entwicklung von virtualisierten RISC-V-Systemen"},"content":{"rendered":"

H\u00f6henkirchen und Dresden, 14.th<\/sup> Oktober 2024 \u2013 Als erste Anbieter in der Branche erm\u00f6glichen Lauterbach und Kernkonzept den Architekten von virtualisierten Softwaresystemen, mit der Entwicklung und dem Test auf zuk\u00fcnftigen RISC-V-Plattformen zu beginnen, noch bevor entsprechende System-on-Chips (SoCs) in Silizium verf\u00fcgbar sind. <\/em><\/p>\n

Um Workloads gemischter Kritikalit\u00e4t mit unterschiedlichen Sicherheitsstufen auf einem Hochleistungsprozessor auszuf\u00fchren, ist eine starke Isolation unter Einbeziehung der jeweiligen Betriebssysteme unerl\u00e4sslich. Um dies zu erreichen, k\u00f6nnen Entwickler die zugrunde liegende Hardware mit Hilfe eines Hypervisors virtualisieren, wobei Arbeitslasten mit unterschiedlichen Sicherheitsstufen in isolierten virtuellen Maschinen (VMs) ausgef\u00fchrt werden.<\/p>\n

Eine Software-Architektur f\u00fcr Software Defined Vehicles (SDV) beispielsweise kombiniert erstmals Cloud-Technologien mit automobilen Anforderungen an funktionale Sicherheit und Echtzeit, so dass Virtualisierung unverzichtbar ist. F\u00fchrende Halbleiteranbieter in der automobilen Wertsch\u00f6pfungskette haben sich bereits auf RISC-V festgelegt, entsprechende SoCs, die eine Virtualisierung auf RISC-V-CPUs erm\u00f6glichen, sind jedoch noch in der Entwicklung.<\/p>\n

Damit Entwickler schon jetzt entsprechende Software erstellen k\u00f6nnen, erm\u00f6glichen Kernkonzept und Lauterbach erstmals die Entwicklung, das Debugging und den Test von RISC-V-Software f\u00fcr virtualisierte Software-Architekturen auf der bekannten und weit verbreiteten Emulationsplattform QEMU.<\/p>\n

Dazu l\u00e4uft der f\u00fchrende und bew\u00e4hrte L4Re Hypervisor<\/a> von Kernkonzept auf der in QEMU<\/a>implementierten Generic RISC-V Virtual Platform, w\u00e4hrend die TRACE32\u00ae Debug- und Trace-Tools von Lauterbach die Analyse des gesamten Software-Stacks einschlie\u00dflich des L4Re Hypervisors selbst und aller virtuellen Maschinen (VM) mit ihren heterogenen Betriebssystemen und Anwendungen erm\u00f6glichen.<\/p>\n

Entwickler von virtualisierten Software-Architekturen und Anwendungen, die auf heterogenen Rich- und Realtime-Betriebssystemen laufen, k\u00f6nnen somit sofort mit ihrer Entwicklungsarbeit beginnen, noch bevor die entsprechenden RISC-V-Chips in Silizium ausgeliefert werden.<\/p>\n

Der L4Re Hypervisor von Kernkonzept trennt Echtzeit-Workloads auch auf sehr kleinen Chips sicher voneinander. Die minimale Codebasis im privilegierten Modus und alle M\u00f6glichkeiten, Security- und Safety-Funktionen perfekt in das System zu integrieren, machen die L4Re Hypervisor-Familie ideal f\u00fcr zertifizierungspflichtige Produkte. Die Nutzung dieser Features reduziert das Risiko im Zertifizierungsprozess deutlich, w\u00e4hrend gleichzeitig Zeit und Ressourcen gespart werden. Diese Eigenschaften erg\u00e4nzen perfekt die Anforderungen der Automobilindustrie, ebenso wie der Luft- und Raumfahrt oder von IoT-Anwendungen. Die M\u00f6glichkeit, die offene RISC-V-Architektur mit der Open-Source-Technologie L4Re zu nutzen, erlaubt es noch mehr Herstellern, Produkte mit modernster Sicherheitssoftware versorgen und hoher Systemintegrit\u00e4t zu entwickeln.<\/p>\n

TRACE32\u00ae erm\u00f6glicht simultanes Debugging der CPU und anderer Cores in einem emulierten oder Silizium-SoC, eine einzigartige F\u00e4higkeit, die das gesamte System abdeckt. Auf virtualisierten Systemen erm\u00f6glicht TRACE32\u00ae Hypervisor-aware Debugging das gleichzeitige OS-aware Debugging f\u00fcr jedes Gastbetriebssystem\/jede virtuelle Maschine (VM) und zeigt einen \u00dcberblick \u00fcber das Gesamtsystem. TRACE32\u00ae-Tools erm\u00f6glichen den Zugriff auf Hypervisor- und Betriebssystemstrukturen und -daten, sodass Entwickler besser verstehen k\u00f6nnen, wie sie sich verhalten und die Chip-Ressourcen nutzen.<\/p>\n

\u201eWir freuen uns, gemeinsam mit Kernkonzept die Entwicklung virtualisierter Software-Architekturen auf RISC-V zu erm\u00f6glichen\u201c, sagt Norbert Weiss, Gesch\u00e4ftsf\u00fchrer der Lauterbach GmbH. \u201eVirtualisierung ist der Schl\u00fcssel zu Software Defined Vehicles, bei denen sich mehrere sicherheitskritische und nicht-kritische Anwendungen eine Plattform teilen. Dank unserer Zusammenarbeit k\u00f6nnen Entwickler sofort mit der Entwicklung erstklassiger Software beginnen\u201c, sagt Dr.-Ing. Adam Lackorzynski, Gr\u00fcnder und CTO bei Kernkonzept.<\/p>\n

Als Technologief\u00fchrer in ihren jeweiligen Bereichen unterst\u00fctzen Lauterbach und Kernkonzept virtualisierte Software-Architekturen f\u00fcr RISC-V von Anfang an.<\/p>","protected":false},"excerpt":{"rendered":"

Oktober 2024 \u2013 Als erste Anbieter in der Branche erm\u00f6glichen Lauterbach und Kernkonzept den Architekten von virtualisierten Softwaresystemen, mit der Entwicklung und dem Test auf zuk\u00fcnftigen RISC-V-Plattformen zu beginnen, noch bevor entsprechende System-on-Chips (SoCs) in Silizium verf\u00fcgbar sind.<\/p>","protected":false},"featured_media":16679,"menu_order":0,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"press-categories":[54,46,62],"class_list":["post-16667","press","type-press","status-publish","format-standard","has-post-thumbnail","hentry","press-categories-l4re-hypervisor","press-categories-lauterbach","press-categories-risc-v"],"acf":[],"_links":{"self":[{"href":"https:\/\/www.kernkonzept.com\/de\/wp-json\/wp\/v2\/press\/16667","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.kernkonzept.com\/de\/wp-json\/wp\/v2\/press"}],"about":[{"href":"https:\/\/www.kernkonzept.com\/de\/wp-json\/wp\/v2\/types\/press"}],"version-history":[{"count":0,"href":"https:\/\/www.kernkonzept.com\/de\/wp-json\/wp\/v2\/press\/16667\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.kernkonzept.com\/de\/wp-json\/wp\/v2\/media\/16679"}],"wp:attachment":[{"href":"https:\/\/www.kernkonzept.com\/de\/wp-json\/wp\/v2\/media?parent=16667"}],"wp:term":[{"taxonomy":"press-categories","embeddable":true,"href":"https:\/\/www.kernkonzept.com\/de\/wp-json\/wp\/v2\/press-categories?post=16667"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}